Un makefile puede contener macros (tenga en cuenta que estas macros no tienen nada que ver con las del preprocesador de C/C++). La macros permiten reemplazar cadenas de texto. Los makefiles del libro usan una macro para invocar el compilador de C++. Por ejemplo,

CPP = mycompiler
hello.exe: hello.cpp
        $(CPP) hello.cpp

El = se usa para indicar que CPP es una macro, y el $ y los paréntesis expanden la macro. En este caso, la expansión significa que la llamada a la macro $(CPP) será reemplazada con la cadena mycompiler. Con esta macro, si quiere utilizar un compilador diferente llamado cpp, sólo tiene que cambiar la macro a:

CPP = cpp

También puede añadir a la macro opciones del compilador, etc., o usar otras macros para añadir dichas opciones.

Es algo tedioso tener que decir a make que invoque al compilador para cada fichero cpp del proyecto, cuando se sabe que básicamente siempre es el mismo proceso. Como make está diseñado para ahorrar tiempo, también tiene un modo de abreviar acciones, siempre que dependan del sufijo de los ficheros. Estas abreviaturas se llaman reglas de sufijo. Una regla de sufijo es la la forma de indicar a make cómo convertir un fichero con cierta extensión (.cpp por ejemplo) en un fichero con otra extensión (.obj o .exe). Una vez que le haya indicado a make las reglas para producir un tipo de fichero a partir de otro, lo único que tiene que hacer es decirle a make cuales son las dependencias respecto a otros ficheros. Cuando make encuentra un fichero con una fecha previa a otro fichero del que depende, usa la regla para crear la versión actualizada del fichero objetivo.

La regla de sufijo le dice a make que no se necesitan reglas explícitas para construir cada cosa, en su lugar le explica cómo construir cosas en base a la extensión del fichero. En este caso dice «Para contruir un fichero con extensión .exe a partir de uno con extensión .cpp, invocar el siguiente comando». Así sería para ese ejemplo:

CPP = mycompiler
.SUFFIXES: .exe .cpp
.cpp.exe:
        $(CPP) $<

La directiva .SUFFIXES le dice a make que debe vigilar las extensiones que se indican porque tiene un significado especial para este makefile en particular. Lo siguiente que aparece es la regla de sufijo .cpp.exe, que dice «cómo convertir cualquier fichero con extensión .cpp a uno con extensión .exe» (cuando el fichero .cpp es más reciente que el fichero ..exe). Como antes, se usa la macro $(CPP), pero aquí aparece algo nuevo: $<. Como empieza con un $ es que es una macro, pero esta es una de las macros especiales predefinidas por make. El $< se puede usar sólo en reglas de sufijo y significa «cualquier prerrequisito que dispare la regla» (a veces llamado dependencia), que en este caso se refiere al «fichero .cpp que necesita ser compilado».

Una ver que las reglas de sufijo se han fijado, puede indicar por ejemplo algo tan simple como make Union.exe y se aplicará la regla sufijo, incluso aunque no se mencione «Union» en ninguna parte del makefile.

Después de las macros y las reglas de sufijo, make busca la primero «regla» del fichero, y la ejecuta, a menos que se especifica una regla diferente. Así que pare el siguiente makefile:

CPP = mycompiler
.SUFFIXES: .exe .cpp
.cpp.exe:
        $(CPP) $<
target1.exe:
target2.exe:

Si ejecuta simplemente make, se construirá target1.exe (usando la regla de sufijo predeterminada) porque ese es el primer objetivo que make va a encontrar. Para construir target2.exe se debe indicar explícitamente diciendo make target2.exe. Esto puede resultar tedioso de modo que normalmente se crea un objetivo «dummy» por defecto que depende del resto de objetivos, como éste:

CPP = mycompiler
.SUFFIXES: .exe .cpp
.cpp.exe:
        $(CPP) $<
all: target1.exe target2.exe

Aquí, all no existe y no hay ningún fichero llamada all, así que cada vez que ejecute make, el programa verá que all es el primer objetivo de la lista (y por tanto el objetivo por defecto), entonces comprobará que all no existe y analizará sus dependencias. Comprueba target1.exe y (usando la regla de sufijo) comprobará (1) que target1.exe existe y (2) que target1.cpp es más reciente que target1.exe , y si es así ejecutará la regla (si proporciona una regla explícita para un objetivo concreto, se usará esa regla en su lugar). Después pasa a analizar el siguiente fichero de la lista de objetivos por defecto. De este modo, breando una lista de objetivos por defecto (típicamente llamada all por convenio, aunque se puede tener cualquier nombre) puede conseguir que se construyan todos los ejecutables de su proyecto simplemente escribiendo make. Además, puede tener otras listas de objetivos para hacer otras cosas - por ejemplo, podría hacer que escribiendo make debug se reconstruyeran todos los ficheros pero incluyendo información de depuración.